Tel:400-888-8888

Industry News

嵌入式高速图像数据采集板设计方案

本文摘要:作者:邓月 本文明确提出了一种基于FPGA+ARM的高速数据采集板的设计方案。该方案使用FPGA已完成高速数据采集,通过ARM对FPGA展开掌控管理。利用DMA技术构建了FPGA与ARM之间的数据采集模块设计方案,并构建了Linux操作系统下FPGA设备的中断处理程序的研发。并通过设计千兆以太网模块构建了图像数据的动态远程传输。 1.阐述 随着图像处理技术的较慢发展,图像收集处置系统在提升工业生产自动化程度中的应用于更加普遍。

lol全球总决赛竞猜

作者:邓月  本文明确提出了一种基于FPGA+ARM的高速数据采集板的设计方案。该方案使用FPGA已完成高速数据采集,通过ARM对FPGA展开掌控管理。利用DMA技术构建了FPGA与ARM之间的数据采集模块设计方案,并构建了Linux操作系统下FPGA设备的中断处理程序的研发。并通过设计千兆以太网模块构建了图像数据的动态远程传输。

  1.阐述  随着图像处理技术的较慢发展,图像收集处置系统在提升工业生产自动化程度中的应用于更加普遍。本文结合实际系统中的前端图像处理和图像数据传输的必须,充分利用ARM的灵活性和FPGA的并行性的特点,设计了一种基于ARM+FPGA的高速图像数据采集传输系统。所搭配的ARM体系结构是32位嵌入式RISC微处理器结构,该微处理器享有非常丰富的指令集且编程灵活性;而FPGA则在速度和分段运算方面有相当大优势,合适图像处理的实时性拒绝;并且通过千兆以太网模块构建了收集板与上位机之间图像数据的高速远程传输。

  2.硬件设计方案  2.1系统总体设计  本设计使用的ARM芯片为三星公司的S3C2440A、FPGA芯片为Xilinx公司生产的Spartan系列的S3C500E芯片,系统构成还包括千兆以太网掌控芯片AX88180、千兆PHY芯片88E1111、存储器、嵌入式Linux、网络驱动程序等(如图1右图)。  本设计的主控芯片S3C2440A是基于ARM920T核的16/32位RISC微处理器,使用了0.13um的CMOS标准宏单元和存储器单元,运营频率高达500MHz.ARM920T构建了MMU,AMBABUS和Harvard高速缓冲器体系结构可分。

lol全球总决赛竞猜

这一结构具备独立国家的16KB指令Cache和16KB数据Cache.每个都是由具备8字长的行构成。通过获取一套原始的标准化系统外设,S3C2440A增加整体系统成本和需要配备额外的组件。

它主要面向手执设备以及高性价比、低功耗的应用于,具备非常丰富的片上资源。  FPGA芯片S3C500E主要用作图像传感器的掌控、图像数据的内存及外围芯片时序的产生。

它通过掌控A/D构建数据采集,并留存至SRAM,对ARM的读取信号展开译码以将目标数据读回ARM并传遍上位机。  ARM芯片S3C2440A负责管理整个系统的掌控,它通过读取总线上的地址来展开指令和数据的传输以掌控FPGA的所有动作[1-2].嵌入式Linux内核负责管理系统任务的管理并构建TCP/IP协议,便利构建网络掌控功能。  S3C2440A与AX88180以总线方式相连,是通信掌控的主体。

S3C2440A通过网络驱动程序构建对AX88180内部寄存器编程,以及对以太网数据的发送到和接管,从而已完成网络与系统之间的数据传输。  AX88180与88E1111之间使用RGMII接口方式点对点,负责管理数据传输底层协议的构建。


本文关键词:嵌入式,高速,图像,数据采集,板,设计,方案,亚博OD电竞

本文来源:lol全球总决赛竞猜-www.sdxinbao.cn

Copyright © 2021 Copyright weaving dreams    ICP prepared No. ********